# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-030438

(43)Date of publication of application: 28.01.2000

(51)Int.CI.

G11C 11/403 G11C 11/407

(21)Application number: 10-195530

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing: 10.07.1998

(72)Inventor: HORIBATAKE SHUICHI

SAWADA SEIJI


**FUKUDA TATSUYA** 

# (54) SYNCHRONOUS TYPE SEMICONDUCTOR STORAGE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce current consumption in a clock buffer by operating a clock buffer with first drive power when a self refresh enable signal is inactivated, and a clock enable signal is activated and operating it with second drive power smaller than the first drive power when the clock enable signal is inactivated.

SOLUTION: When the clock enable signal CKE is an L level, a synchronous DRAM becomes a power down mode. At this time, a signal /CKEP becomes an H level, and the self refresh enable signal SRE becomes the L level, and an inverter constituted of P, N channel MOS transistors LPT, LNT with large size and more power consumption are stopped, and the inverter constituted of the P, N channel MOS transistors SPT, SNT with small size and less power consumption is operated. Thus, the current consumption in the clock buffer CB is reduced by the current consumption much by the transistors SPT, SNT.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (18)日本原标符(179) (12) 公開特許公報((3))

(11)特許出職公開署身。 特別2000-30438 (P2000-30438A)

(48)公開日 平成12年1月28日(2000.1.28)

(51) Int.CL.

識別記号

P Í

ターマコート\*(参考)

G11C 11/403

11/407

G11C 11/34

3 6 3 M 5 B 0 2 4

9623

審査開政 未開北 前球膜の版4 OL (全 11 頁)

(21)出關番号

**种图平10-195530** 

(22) 出願日

平成10年7月10日(1998.7.10)

(71) 出版人: 000008013

三菱硅榴铁式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 租赁 修一

東京都千代田区九の内二丁目2番3月 三

爱电视株式会社内

(72) 発明者 澤田 畝二

東京都千代田区丸の内二丁目2番3号 三

美電視株式会社内

(74) (色) 100084748

升超士 规则 久那 (外3名)


最終質に続く

#### 同與壓爭等体記憶裝置。 (54) [発明の名称]

# (57)【賽約】

【課題】 クロックバッファでの消失電流を低退するこ とのできる同期型半導体記憶装置を提供する。

【解決手段】 クロックパッファ 〇日は、サイズの大き UPMOS 1520 ZZ LET BLUNMOS 1520 スタにNTで構成されるインバータといサイズの小さい。 PMOSトランジスタSPTおよびNMOSトランジス タSNTで構成されるインバータとを含む、パワーダウ シモードで、サイスの大きいRMOSトランジスタルド Tおよび NMOSトランジスタヒNTで構成されるイン。 バータは停止する。



(特許請求の範囲)

(請求項で) 外部信号に応答してセルスリスレッジュイネーブル信号を発生するセルフリフレッシュモード検 出口時と

クロックイネーブル信号が活性であるとき外部信号に応 等して内部信号を発生するよう動作し、対記クロックイ ネーブル信号が非活性であるとき停止するスカバッファ と、

外部クロック信号に応答して内部クロック信号を発生す。 るクロックバッファとを備え、

前記クロックパップではこ

対記クロックイネーブル信号が活性でありかつ前記セルフリフレッシュイネーブル信号が非活性であるとき第1の駆動能力で動作し、対記クロックイネーブル信号が非活性であるとき第1の駆動能力よりも小さい第2の駆動能力で動作し、対記クロックイネーブル信号が非活性でありかつ対記セルフリフレッジュイネーブル信号が非活性でありかつ対記セルフリフレッジュイネーブル信号が非活性であるとき停止する。同期型半導体記憶装置。

【請求項2】 前記クロックパップテは、

新記クロックイネーブル信号が消性であるとき動作し、 耐記クロックイネーブル信号が非活性であるとき停止する第1のインバータと、

が記第1のインバータよりも小さい駆動能力を有し、が 記第1のインバータと並列に接続され、が記セルブリフ レッシュイネーブル信号が非活性であるとき動作し、が 記セルフリフレッシュイネーブル信号が活性であるとき 停止する第2のインバータとを含む、話求項1に記載の 同期型半導体記憶装置。

【請求項3】 前記第1のインバータは、

電源ノードと出力ノードとの間に接続され、ゲートに対 記外部クロック信号を受ける第十のPチャネルMOSト ランジスタと。

が記載派ノードとが記出力ノードとの間にが記第1のPチャネルMOSトランジスタと直列に接続され、が記クロックイネーブル信号が活性であるときオンになり、が記グロックイネーブル信号が非活性であるときオフになる第1のスイッチトランジスタと、

耐配出力スートと接地スードとの間に接続され、ケートに対記外部クロック信号を受ける第1のNチャネルMO Sトランジスタとに

耐記出力ノードと前記接地ノードとの間に前記第1のN チャネルMOSドランジスタと直列に接続され、前記クロックイネーブル信号が活性であるときオンになり、前記クロックイネーブル信号が通路性であるときオンになる第2のスイッチトランジスタとを含み、

前記第2のインバータは、

耐記第1のPチャネルMOSドランジスタよりも小さい サイスを有じ、耐記電源ノードと出力ノードとの間に接 統され、ゲートに耐記外部クロック信号を受ける第2の PチャネルMOS トランジスタと。

前記電源ノードと前記出力ノードとの間に前記第2のドチャネルMの6トランジスタと直列に接続され、対記セルブリスレッシュイネーブル信号が非活性であるときオッになり、前記セルフリフレッシュイネーブル信号が活性であるときオフになる第3のスイッチトランジスタ

前記第1のNチャネルMOSドランジスタよりも小さい サイズを有し、前記出力ノードと前記検地ノードとの間 に接続され、ゲートに前記外部クロック信号を受ける第 2のNチャネルMOSトランジスタと、

が配出カノードとが記接地ノードとの間にが記答2のNチャネルMOSトランジスなと直列に接続され、が記セルフリフレッシュイネーブル信号が非活性であるときオンになり、が記セルフリフレッシュイネーブル信号が活性であるときオウになる第4のスイッチトランジスなどを含む、請求項2に記載の同期型半導体記憶装置。

【請求項令】 前記クロックバッファは、

制記第1のPチャボルMOSドランジスタのドレインと 制記機池ノードとの間に接続され、ゲードに基準単圧を 受ける第1のNチャボルMOSドランジスタと、

新記・選通ノードと出力ノードとの間に接続され、ゲートが前記第十のドチャネルMOSトランジスタのゲートに接続された第2のドチャネルMOSトランジスタと、

前記出力ノードと前記接地シードとの間に接続され、ケートに前記外部クロック信号を受ける第2のNチャネル MOSトランシスタと、

新記出力フートと対記接地フートとの間に前記第2のNチャネルMのタトランシスタと直列に接続され、新記クロックイネーブル信号が活性であるときオンになり、対記りロックイネーブル信号が非活性であるときオフになる第1のスイッチトランジスタと、

耐記第2のNチャネルMOSドランジスタよりも小さい サイズを有し、耐記出力ノードと前記接地ノードとの間 に耐記第2のNチャネルMOSトランジスタと並列に接 続きれ、ゲートに耐記外部クロック信号を受ける第3の NチャネルMOSトランジスタと、

耐記出力ノードを制記接地ノードとの間に耐記第3のNチャネルMOSトランジスタと证列に接続され、対記セルフリフレッシュイネーブル信号が興活性であるときオンになり、前記セルフリブレッシュイネーブル信号が活性であるときオフになる第2のスイッチトランジスタとを含む、諸求項11に記載の同期型半導体記憶装置。

(発明の詳細な説明)

(if 0:0 0:1-

【発明の属する技術分野】この発明は同期型半導体記像 装置に関し、さらに詳しくは、通常モード、パワーダウ ンモード。およびセルフリフレッシュモードを有する同 期型半路休記線装置に関する。

(00021

【従来の技術】 抗帯電話やモバイルBのなどの抗策情報・端末の音及に伴い、半導体メモリに対する低消費電力化の要請が強くなっできている。その中でも、昨今需要の大きくなってきたシンクロブス DRAM(ダイナミックランダムアクセスメモリ)に対する低消費電力化は非常に重要である。

【0003】図えば、従来のシンクロナスのRAMの様 成の一部を示すプロック図である。図7を参照して、ごのシンクロナスDRAMは、セルグリフレッシュモード 検出回路10と、OKEP C発生回路11と、アドレスパンファ18と、クロックパッファ100と、内部グロック発生回路13と、外部信号を受ける入出力ピン14とを含む。

【0004】セルフリフレッシュモード検出回路10 は、外部行アドレスストローブ信号/RAS、外部列アドレスストローブ信号/CAS、クロックイネーブル信号のKEに応答してセルフリフレッシュイネーブル信号のKEに応答して信号/CKEPでを発生する。アドレスバッファ12は、バッファABOーABnを含む、バッファABOーABnは、CKEPの発生回路11からの出力信号/CKEPのがLLベルのとき外部アドレス信号ADOーADnをバッファリングして内部アドレス信号トADOートADnとして出力し、OKEPの発生回路11からの出力信号/OKEP

(0005) クロックバッファ100は、無源ノードVdaと出力ノードのUTとの間に直列に接続されたドチャネルMのSトランジスタ101,102と。出力ノードのUTと接地ノードGNDとの間に並列に接続されたNチャネルMのSトランジスタ103,104と、インバータ105とを含む。内部クロック発生回路13は、クロックバッフを信号BUFCLKに応答して内部クロック信号1ct.CLKを発生する。

[00005] 次に、以上のように構成されたシンクロナス DRAMの動作について、 (a) 通常モード。 (b) パワータウンモード、および (a) セルフリクレッシュモードの場合について説明する。

[0007] (電) 通常モード

クロックイネーブル信号OKEがH(論理ハイ)レベル のとも、シックロナズDRAMは通常モードとなる。

【0008】このとき、CKEPの発生回路11からの出力信号との水EPでおよびセルフリフレッシュイネーブル信号SREはヒレベルとなる。これによって、アドレスバッファ中のバッファABOHABnが居住化される。また、クロックバッファ100中のPチャネルMOSトランジスタ101はオンになり、NチャネルMOS

ドランシスタ104はオフになる。これにより、クロックパップか10では活性化され、ドチャネルMOSトランジスタ10でおよびNチャネルMOSトランジスタ10ではよって構成されるインパータにより外部クロック信号Ext.OLKを反転して出力ノードのUTに出力し、さらにインパータ105によって反転してクロックパッファ信号BUFOLKとして出力する。このクロックパッファ信号BUFOLKを受けて、内部クロック発生回路18は内部クロック信号10nt。OLKを発生する。

【00.09】(b) パワーダウンモード 図 8を参照してはクロックイネーブル信号OKEが L (論理ロー) レベルのとき、シンクロナスDRAMはパワーダウンモードとなる。

(0.0.1.0) このとき、CLEP C発生回路1 1がらの出力信号/CKEP Cはロレベルとなり、アドレスバッファイ 2中のパッファム 8 ローム B n は停止する。この結果、アドレスバッファによる消費電流が低減される。一方、セルフリフレッシュイネーブル信号 S R E は L レベルとなり、クロックバッファ 1 O O は通常モードのときと同様の動作をする。

[COO 1 1.] (a) セルフリフレッシュモード 図 9 を参照して、クロックイネーブル信号のKE、行ア ドレスストローブ信号/RAS、および列アドレススト ローブ信号/CASが同時にエレベルになると、シンク ロナス DR AMはセルフリフレッシュモードとなる。

(00.12) このとき、OKEPの発生回路11からの出力信号/OKEPのはHレベルとなり、アドレスパッファ12中のパップァABQ-ABDは停止する。また、セルフリフレッシュイネーブル信号SREはHレベルとなるため、クロックパッファ100中のPチャネルMOSトランジスタ101はオフになり、NチャネルMOSトランジスタ101はオフになり、NチャネルMOSトランジスタ104はオンになる。これによりクロックパッファ100は停止する。この結果、アドレスパッファ128世よびクロックパッファ100での消費電流が低級される。

(DO1.3)以上のように、クロックバッファ 10.0の 動作/停止はセルフリフレッシュイネーブル信号SRE によって制御される。

【OO.14】その理由は、クロックバッファの動作人停止をクロックイネーブル信号のKEによって制御した場合には、クロックイネーブル信号のKEがLレベルから HDベルに変化したときにクロッグの復帰が間に合わな くなるためである。

【00.15】ちなみに、セルフリフレッシュモードにおいては、図りに示されるように、セルフリフレッシュモードが終了してから一定時間、軽適した後にコマンド人力を行うため、クロックバッファインロの動作が停止をセルフリフレッシュイネーブル信号SREによって制御した場合には、上記のような問題はない。

[0016]

【発明が解決しようとする課題】クロックパッファキロ のは、セルフリフレッジュイネーブル信号のREIDのし で動作/存止するため、パワーダウンモードにおいて選 常モードと同様に動作する。このため、パワーダウンモードにおけるクロックパッファでの消費電流を低調する ことができない。

(0017) この発明は、以上のような問題を解決するためになされたもので、その目的は、クロックパッファマの消費電流を低退することのできる同類型半導体記憶を腐を原催することである。

100181

9

【課題を解決するための手段】この発明の1つの局面に 従った同期型半導体記憶装置は、セルブリフレッシュモ ード検出回路と、入力パッファと、クロックパッファと を備える。セルフリフレッシュモード検出回路は、外部 信号に応答してセルフリフレッシュイネーブル信号を発 生する。入力パッファは、クロックイネーブル信号が活 性であるとき外部信号に応答して内部信号を発生するよ う動作じ、クロックイネーブル信号が非活性であるとき 停止する。クロックバッファは、外部タロック信号に応 答して内部クロック信号を発生する。さらにクロックバ ッファは、クロックイネーブル信号が活性でありがっセ ルフリフレッシュイネーブル信号が非活性であるとき第一 1 の駆動能力で動作し、クロックイネーブル信号が非活 性でありかつセルフリフレッシュイネーブル信号が非活 性であるとき第1の駆動能力よりも小さい第2の駆動能 力で動作し、クロックイネーブル信号が非活性でありか っセルブリプレッシュイネーブル信号が活性であるとき

【DOT19】上記回期型半導体記憶装置においては、クロックイネーブル信号が非活性でありかっセルフリプレッシュイネーブル信号が非活性であるとき、クロックバッファは第1の駆動能力で動作するため、クロックバッファによる消費電流が低調される。

【0020】好ましくは、上記クロックバッファは、第1のインバータと、第2のインバータとを含む、第1のインバータは、クロックイネーブル信号が活性であるとき動作し、クロックイネーブル信号が非活性であるとき特止する。第2のインバータは、第1のインバータと並列に接続される。さらに、第2のインバータは、セルフリフレッシュイネーブル信号が非活性であるとき動作し、セルフリフレッシュイネーブル信号が指性であるとき動作し、セルフリフレッシュイネーブル信号が指性であるとき動作し、セルフリフレッシュイネーブル信号が指性であるときのよう。

【OO21】上記同期型半導体記憶装置においては、クロックイネーブル信号が非活性でありかつセルフリフレッシュイネーブル信号が非活性であるとき、第1のインバータは動作する。したが

って、第1のインバータでの消費電流分だけクロックバ ッファによる消費電流が低調される。

400022] 好ましくは、上記第十のインバータは、第 1のP·チャネルMOSトランジスタと、第1のスペッチ トランジスタと、第1のNチャネルMOSトランジスタ と、第2のスペッチトランジスタとを含む。第1のPチ ヤネルMOでトランジスタは、電源スードと出力ノード・ との間に接続され、ゲートに外部クロック信号を受け る。第1のスインチトランジスタは、電道ソードと出力 ノードとの間に第1のドチャネルMOSトランジスタと 直列に接続され、クロックイネーブル信号が活性である。 とき水シになり、カロックイネーブル信号が非活性であ るときオフになる。第1のNチャネルMO Bトランジス タば、出力ノードと接地ノードとの間に接続され、ゲー ドに外部クロック信号を受ける。第2のスイッチトラン ジスタは、出力ノードと接地ノードとの間に第1のNチ ャネルMOSトランジスタと直列に接続され、クロック イネーブル信号が活性であるときオンになり、クロック イネーブル信号が非活性であるときオフになる。こさらに 上記第2のインバータは、第2のRチャネルMO'Sトラ ンジスタと、第3のスイッチドランジスタと、第2のN チャネルMOSトランジスタと、第4のスイッチトラン ジスタとを含む。第2のPチャネルMOSトランジスタ は、第1のドチャネルMOSトランジスタよりも小さい サイスを有し、電源ノードと出力ノードとの間に接続さ れ、ゲートに外部クロック信号を受ける。第3のスイッ チトランジスタは、乗頭ノードと出力ノードとの間に第 2のPチャネルMOSトランジスタと直列に接続され セルフリフレッシュイネーブル信号が非活性であるとき オンになり、セルブリフレッシュイネーブル信号が活性 であるときオフになる。 第2の NチャネルMO Sトラン ジス及は、第1のNチャネルMOSトランジスタよりも 小さいサイスを有し、出力ノートと接地ノートとの間に 接続され、ゲートに外部クロック信号を受ける。第4の スポッチトランジスタは、出ガノードと接地ノードとの。 間に第2のNチャネルMOSドランジスタと直列に接続。 され、セルブリブレッシュイネーブル信号が非活性であ るときオンになり、セルフリフレッシュイネーズル信号 が活性であるときオフになる。

[.00.23] 上記同類型半導体記憶装置においては、クロックイネーブル信号が非活性でありかっセルフリフレッシュイネーブル信号が非活性であるとき、第1および第2のスイッチトランジスタはオフになるため、第1のインバータは停止する。したかって、第1のインバータでの消費電流分だけクロックバッファによる消費電流が確認される。

【ロロ24】好ましくは、上記クロックバッファは、第 1のPチャネルMOSトランジスタと、第1のNチャネルMOSトランジスタと、第2のPチャネルMOSトランジスタと、第2のPチャネルMOSトランジスタと、第3のN チェネルMO Sトランジスタと、第2のスイッチドラン ジスタとを含む。第1のドチャネルMOSトランジスタ は、電源ノードと接地ノードとの間に接続され、ゲート およびドレインが互いに接続される。第1のNチャネル MOSトラシジスタは、第1のPチャネルMOSトラン。 ジスタのドレインと接地ノードとの間に接続され、デー トに基準電圧を受ける、第2のPチャネルMOSトラン ジスタは、乗頭ノードと出力ノードとの間に接続され、 ゲートが第1のPチャネルMOSトランジスタのゲート に接続される。第2のNチャネルMOSトランジスタ は、出力ノードと接地ノードとの間に接続され、ゲート に外部グロック信号を受ける。第1のスイッチトランジ スタは、出力ノードと接地ノードとの間に第2のNチャ ネルMOSトランジスタと直列に接続され、タロジクイー ネーブル信号が活性であるときオンになり、クロックイ ネーブル信号が非活性であるときオブになる。第3のN チャネルMOSトランジスタは、第2のNチャネルMO タトランジスタよりも小さいサイズを有し、出力ノー下 と接地ノードとの間に第2のNチャネルMO B トランジ スタと並列に接続され、ゲートに外部クロック信号を受。 ける。第2のスイッチドランジスタは、出力ノードと接続 地ノードとの間に第3のNチャネルMOSトランジスタ と直列に接続され、セルフリフレッシュイネーブル信号 が非活性であるときオンになり、セルフリフレッシュイ ネーブル信号が活性であるときオフになる.

【0025】上記同期型半導体記憶装置においては、クロックイネーブル信号が非活性でありかつセルフリフレッシュイネーブル信号が非活性であるとき、第1のスペッチドランジスタはオフになり、第2のスイッチトランジスタはオンになる。したがって、第2のペチャネルMのSトランジスタでの消費電流分だけクロックバッファによる消費電流が低級される。

[0026]

【発明の実施の形態】以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明を挟返さない。

【0027】【実施の形態1】図1は、この発明の実施の形態1によるシンクロナスORAMの構成の一部を示すプロック図である。図1を参照して、このシンクロナスORAMは、セルブリフレッシュモード快出回路1.0と、OKEPO発生回路11と、アドレスパッファ1.2と、クロックパッファのBと、内部クロック発生回路10と、外部信号を受ける入出カビン1.4とを含む。

[0028] セルフリフレッジュモード快出回路 10 は、外部行アドレスストローブ信号/RAS、外部列アドレスストローブ信号/OAS、クロックイネーブル信号 OKEに応答してセルフリフレッシュイネーブル信号 SREを発生する。

【0029】CKEP-C発生回降1.1は、クロッタイネ ープル信号OKEに応答して信号/CKEP-Cを発生す 100(30) アドレスパッファ1 名は、パッファABO - ABn を含む。パッファABO - ABn は、CREP C発生回路1.1からの信号/CKEPCがレレベルのときが部アドレス信号1ADO - LADO として出力し、CKEPC発生回路1.1からの出力信号/CKEPCが日レベルのとき停止する。なお、この内部アドレス信号1ADO - LADOは、行アドレスストローブ信号/RAS、列アドレス信号/CASに応答して行デコーダ(図示せず)または列デコータ(図示せず)に供格される。

[O.D.31] クロックバッスァOBは、PチャネルMO STOUZESWEI, SWP2, LPT, SPT と、NチャキルMOSトランジスタSWN 1, SWN 2, LNT, SNTE, インバータ21-23とを含 ら、PチャネルMOSトランジスタSWP1は、電源ノ - FV a a とPチャネルMO SトランジスタレPTのソ ースとの間に接抗され、OKEP C発生回路 1 1からの 出力信号バクKEP:Cに応答してオンノオフする。P.チ ヤネルMOSトランジスタLPTは NチャネルMOS ドランジスタミアでよりも大きいサイスを有し、Pチヤ ネルMのSトランジスタSWP 1のドレインと出力ノー ドロリアとの間に接続され、ゲートに外部クロック信号 Ext. CLKを受ける。ドチャネルMOSトランジス 文SWP2は、電源ノードVddとPチャネルMOSト ランジスタSPTのソースとの間に接続され、セルフリ フレッシュイネーブル信号 SREII店答してオンノオフ する。PチャネルMOSトランジスタSPTは、Pチャ ネルMのSトランジスタLPTよりも小さいサイスを有 し、PチャネルMOSトランジスタSWP2のFレイン と出方ノーFOUTとの間に接続され、ゲートに外部ク ロック信号Ex.ti QLKを受ける。NチャネルMO.S. トランジスタ SW N1 はご出力ノードOU/TとNチャネ・ ルMO Sトランジスタ UNTのドレインとの間に接続き れ、インバーダで、1からの出力信号に応答してオングオ フォる NチャネルMOSトランジスタLNTは、Nチ ゼネルMOSトランジスタSNTよりも大きいサイズを 有し、NチャネルMOSドランジスタSWN1のソース と接地ノードGNDとの間に接続され、ゲートに外部ク ロック信号 Exity OLIKを受ける。NチャネルMOS トランジスタSWN2は、出力ノードOUTとNチャネ ルMOSトランジスタSNTのドレイシとの間に接続さ れ、インバータ28からの出力信号に応答してオンノオ フォる。NチャネルMOSトランジスタSNTは、Nチ セネルMOSトランジスタLNTよりも小さいサイズを 有し、NチャネルMO.Sトランジスタ SWN 2 のソース・ と接地ソードG.NDとの間に接続され、ゲートに外部の ロック信号Exit、OLKを受ける。インバータ2.1 は、OKEPO発生回路11からの出力信号/OKEP

○を反転する。インバーダ2.2 は、セルフリブレッジュイネーブル信号SREを反転する。インバーダ2.3 は、出力ノートのUTの発圧を反転する。インバーダ2.3 がらの出力がクロックバッフ派信号BUFCLKとなる。【00.32】内部クロック発生回路1.3は、クロックバッファ信号BUFCLKに広告して内部クロック信号1.1、CLKを発生する。

(0033) 次に、以上のように構成されたシスクロナス DRAMの動作について、(e) 通常モード、(b) パワーダウンモード、および(o) セルフリフレッジュモードの場合について説明する。

[0034] (a) 通常モード

図2を参照して、クロックイネーブル信号のKEがHU ベルのとき、シンクロナスのRAMは過常モードとなる。

【OOOSS】このとき、のKEPの発生回路11からの出力信号とのKEPのはレレベルとなる。これによってアドレスパッファ12中のパッファムBO一入Bのが活性化される。また、P.チャネルMOSトランジスタSWP1およびNチャネルMOSトランジスタSWN1はオンになる。したからで、P.チャネルMOSトランジスタLPTおよびNチャネルMOSドランジスタLPTおよびNチャネルMOSドランジスタLPTおよびNチャネルMOSドランジスタLNTとで構成されるインパータによって外部クロック信号Ex.1.のLKが反転されて出力ノードのUTに出力される。

【OO36】また、セルフリフレッシュイネーブル信号 SREはLレベルとなる。これによって、PチャネルM OSトランシスタSWP2およびNチャネルMOSトラ ンシスタSWN2はオンになる。したがって、Pチャネ ルMOSトランシスタSPTおよびNチャネルMOSト ランシスタSNTとで構成されるインパータによっても 外部クロック信号Ext、QLKが反転されて出力ノー ドOUTに出力される。

【OOG7】このように、通常モードでは、PチャネルMOSトランジスタLPT。NチャネルMOSトランジスタLPT。NチャネルMOSトランジスタSPT。NチャネルMOSドランジスタSPT。NチャネルMOSドランジスタSPT。NチャネルMOSドランジスタSPT。NチャネルMOSドランジスタSPT。NチャネルMOSドランジスタSPT。NチャネルMOSドランジスタSPT。NチャネルMOSドランジスタSPT。NチャネルMOSドランジスタSPT。NFではよって及転されてクロックパッファ信号BUFOLKに応答して内部クロック発生回路13によって内部クロック信号トのも、OLKが生成される。

(DOBE) (b) パワーダウンモード 図3を参照して、クロッグイネーズル信号で以上がレレー ベルのとき、シンクロナスでRAMはパワーダウンモー ドとなる。

【0039】このとき、CKEPC発生回路11からの 出力信号/CKEPCはHレベルとなり、アドレスパッ ファゴ 2中のバッファス B D ー A B n は停止する。また、P チャネルMO S トランジスタ S W P 1 および N チャボル MO S トランジスタ S W N 1 はオフになるため、P チャボルMO S トランジスタ L P T 。 N チャネルMO S トランジスタ L N T で構成されるインバータは停止する。

TO 0.4 01 ー方、セルフリフレッシュイネーブル信号 SREはしレベルであるため、PチャネルMOSトランシスタ SWP2 およびNチャネルMOSトランシスタ SWN2はオンになる。したがって、PチャネルMOSトランシスタ SNTで構成されるインバータによって外部クロック信号 Ext、CLKが反転されて出力ノード OUT に出力され、これがインバータ2 でによって反転されてクロックバッフを信号 BUF CLKとして出力される。

(0041) 内部クロック発生回路19は、信号/OKERONHレベルの間は内部クロック信号1ng. CLKの発生を停止する。

(00.42) クロックイネーブル信号のKEが LレベルからHレベルになるとパワーダウンモードが終了する。これに伴って信号/OKEP Cが Hレベルから Lレベルとなり、シシクロナス DR AMは通常モードとなる。
(00.43) このように、パワーダウンモードでは、サイズの大きい、すなわち消費電流のをいりチャネルMOSトランジスタ L PT および NチャネルMOSトランジスタ S N T で構成されるインパータは停止し、サイズの小さい、すなわち消費電流の少ない P チャネルMOSトランジスタ S N T で構成されるインパータが動作する。したがって、P チャネルMOSトランジスタ L PT 、N チャネル MOSトランジスタ L PT による消費電流分グロックバッファウ目での消費電流が低減される。

【O O O A S 】 さらに、セルフリフレッシュイネーブル係 号 S R E は H レベルとなるため、R チャネルMO S トラ シジスタ S W P 2 および N チャネルMO S トランジスタ S W N 2 はオフになる。これにより、P チャネルMO S トランジスタ S R T。N チャネルMO S トランジスタ S n 下支機成されるインバータを停止する。

【OO47】したがって、クロックハッファ〇日は完全 に停止し、クロックバッフェ信号日UFOLKは出力されない。また、内部クロック発生回路10は内部クロック信号(nrt、〇LKの発生を停止する。

【0048】クロックイネーブル信号CKEがエレベルからHレベルになるとセルフリフレッシュモードが終了する。これに伴って信号がCKEPCおよびセルブリグレッシュ信号SREがHレベルからエレベルとなり選然モードとなる。値し、リフレッシュ中にクロックイネーブル信号CKEがHレベルになった場合を考慮して、CKEがHレベルとなってから所定時間 t SRC程通後さらに時間 t RCが経過するまで次のコマンドは入力できない。ここで、時間でRCは、メモリュ行をリフレッシュするのに必要な最小時間である。

[DO 49] このように、セルフリフレッシュモードでは、アドレスバッファイをおよびクロックバッファCBは停止する。したがって、アドレスバッファイをおよびクロックバッファCBでの消費電流が低速される。

【0050】以上のように、この実施の形態 1によれば、サイスの大きい、すなわち消集電流の多いトチャネルMOSトランシスタ LNTと、サイズの小さい、ずなわち消費電流の多いトランシスタ LNTと、サイズの小さい、ずなわち消費電流の少ないドチャネルMOSトランシスタ SNTとを設け、パワータウンモードでは、アチャネルMOSトランシスタ LNTで構成されるインバータは停止し、アチャネルMOSトランシスタ SNTで構成されるインバータが動作する。この結果、パワーダウンモードにおいて、アチャネルMOSトランシスタ LNTで構成される「アナードにおいて、アチャネルMOSトランシスタ LNTでは カランモードにおいて、アチャネルMOSトランシスタ LNTによる消費、電流分りロックバッファのBでの消費電流が低速され

「0051」なお、この実施の形態1に示されるアドレスパッファ12は、CKEP C発生回路1 1からの出力信号/CKEP Cによって動作/停止が制御される入力パッファの一側を示したにすぎない。したがって、シングロブスORAMに含まれるクロックパッファ以外の入、カバッファについても、アドレスパッフェ12と同様にCKEP C発生回路11がらの出力信号/CKEP Cによって動作/停止が制御されるこ

[0052] [実施の形態2] この発明の実施の形態2 によるシンクロナスORAMは、図1に示されるクロックバッファでBに代えて、図5に示されるクロックバッファを備える。

【0053】図5を参照して、このクロックバッファは、PチャネルMOSトランジスタ30。31と、NチャネルMOSトランジスタ32、SWN3、SWN4、LNT1、SNT1と、インバータ33-35とを備え

[0054] PチャネルMOSトランジスタ30は、電 頭ノードV d d と NチャネルMO S トランジスタ32の ドレインとの間に接続され、ゲートおよびドレインが耳。 い間接続される。小小チャネルMOSトランジスタ3-2 は、PチャネルMOSトランジスタ30のドレインと接 地ノードGNDとの間に接続され、ゲートに基準電圧V では「在気ける、PモヤネルMOSトランジスタ3.1 は、電源ノードンではと出力ノードのUTとの間に接続。 され、ゲートが尺チャネルMのSトランジスタョロのゲ ートに接続される。インバータ3.3は、図1に示される CKEPO発生回路 1 1からの出力信号/OKEP Cを 反転する。N チャネルMOSトランジスタ 5W N 3 は、 出力ノードのUTENチャネルMOSトランジスタLN エ1のドレインとの間に接続され、インバータ、33から の出力信号に応答してオンノオフする。NチャネルMO Bトランジスタ LNT は、NチャネルMOSトランジ スタSINT 1よりも大きいサイスを有し、NチャネルM OSトランジスタSWN3のソースと接地ノードGND との間に接続され、ゲートに外部クロック信号EXit。 OLKを受ける。インパータ8.4は、図1に示されたセ ルプリプレッシュモード検出回路10からのセルフリフ レッシュイネーブル信号SREを反転する。Nチャネル MOS トランジスタSWN4は、出力ノードロリエとN チャネルMOSトランジスタSINTIのドレインとの間 に接続され、インバータ3.4からの出力信号に応答して オン/オフする。NチャネルMO:SトランジスタSNT 1は、NチャネルMO SトランジスタしNT よりも小さ いザイスを有し、NチャネルMO BトランジスタSW N 4のソースと接地ノードGNOとの間に接続され、ゲー トに外部クロック信号Ext。 OLKを受ける。インバー - ダ3/5は、出力ノードOUTの竜圧を反転してクロッ クパッスァ信号 日UEGLKとして出力する。

[400.55] 次に、以上のように構成されたクロックパッファの動作について、(a) 通常モード、(b) パワータウンモード、および(a) セルブリフレッジュモードの場合について説明する。

(0056) (a) 通常モード

実施の形態1と同様に、クロックイネーブル信号CKE がHレベルのとき、シングロナス DR AMは通常モード となる。

【OO57】このとき、CKEPC発生回路11からの 出力信号/CKEPCおよびセルフリフレッシュイネー ブル信号SREはレレベルとなり、NチャネルMOSト ランシスタSWN3およびSWN4はオンになる。

(100,56) この結果、P.チャネルMOSトランジスタ 3.0, 3.1、NチャネルMOSトランジスタ32, L.N T.1。SNT1とでカレントミラー回路が構成される。 よって、出力ソードOUTは、図5に示されるように、 外部グロック信号Exit、OLKが基準電圧Vietよ りも低いときはドレベルとなり、高いときはドレベルとなる。この出力ノードのロナの値がインバータので反 転されてクロックバッファ信号見ロドでにKとなる。さらに、実施の形態・と同様に、クロックバッファ信号 B: ロドでにKに応答して内部クロック発生回路 1-0によって内部クロック信号 Fint。 CLKが生成される。

[0059] このように、通常モードでは、P.チャネル MOSトランジスタ30, 01、N.チャネルMOSドラ ンジスタ92, LNT1, SNT1とで構成されるかし シドミラー回旋によって外部クロッグ信号Ext, OL Kに応答してクロックバッフラ信号BUF OLKが出力 される。

【00:50】(6) パワーダウンモード

実施の形態」と同様に、クロックイネーブル信号でKEが LL ベルのとき、シンクロザス DR AMはパワータウンモードとなる。

【0.0.6 1】このとき、OKEF C発生回路 1 1からめ 出力信号 2 OKEF CはH L Kルとなり、NチャネルM OSトランジスタSWN3はオフになる。

【0062】一方、セルフリフレッシュイネーブル信号 ちREはLLベルであるため、NチャネルMOSトラシー ジスタらWNAはオンになる。

(0053) この結果、PチャネルMOSトランジスタ30, 31、NチャネルMOSトランジスタ32, SN T1とでカレントミラー回路が構成される。よって、上記通常モードと同様に、出力シードのUTは、外部グロック信号Ext。CLKが基準電圧Vできたよりも低いときはHレベルとなり、高いときはLレベルとなる。この出力シードのUTの値がインバータ35で反転されてクロックバジフェ信号BUFCEKとなる。

【0054】また、実施の形態性と同様に、内部クロック発生回路では、信号/CKEPCが用してルの間は、内部クロック信号 Intal OLKの発生を停止する。

【0065】クロックイネーブル信号CKEがエレベルからHレベルになるとパワーダウンモードが終了する。 これに伴うで信号とCKEP-QがHレベルからエレベル となり、シンクロナスORAMは通常モードとなる。

(00661 このように、パワーダウンモードでは、FチャネルMの Sトランジスタ30、31、NチャネルMの Sトランジスタ30、31、NチャネルMの Sトランジスタ32、SNT 1 とで検戒されるカレントミラー回路によって外部クロック信号 E×ti-Oと Kに応答してクロックバッファ信号 B U F O L K が出力される。したがって、サイズの大きい、すなわち消費電流の多い以チャネルMの Sトランジスタ L NT 1 による消費電流のタクロックバッファでの消費電流が低減される。

【0067】(6) セルフリフレッシュモード 実施の形態 1 と同様に、クロックイネーブル信号でK E、行アドレスストローブ信号/RAS、および列アド レスストローブ信号/CASが同時に L レベルになる と、シンの直式スロRAM関セルブリフレッジュモード をなる。

(100169) ごのとき、びドロロで発生回路 1 からの 出力信号/でドロロはHレベルとなり、NチャネルM・ O・SトランジスタSWN3はオフになる。

[0.0.69] さらに、セルフリフレッシュイネーブル信号のREはHLベルとなるため、NチャネルMOSドランジスタのWNAはオブになる。

【100/20】したがって、クロックパッファは完全に停止し、クロックパッファ信号BUFCLKは出力されない。また、内部クロック発生回路1回は内部クロック信号Fn+、CLKの発生を停止する。

て00(72) このように、セルフリフレッシュモードでは、グロックパッファは停止する。したがって、クロックハッファでの損失電流が低調される。

【ロロフロ】以上のように、この実施の形態2によれば、サイスの大きい、すなわち消費電流の多いNチャネルMの8トランシスタレNT1と、サイスの小さい、すなわち消費電流の少ないNチャネルMの8トランジスタ、SNT1とを設け、パワータウンモードでは、NチャネルMの8トランジスタレNT1は停止する。この結果、パワータウンモードにおいて、NチャネルMの8トランジスタレNT1による消費電流分のロックバッファでの消費電流が低減される。

[0074] 今回開示された実施の形態はすべての点で 関示であって制限的なものではないと考えられるべきで ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図される。

[-00.7.5]

【発明の効果】この発明の1つの局面に従った同期型半 操作記憶装置は、クロックイネーブル信号が非活性であ りかつセルブリブレッシュイネーブル信号が非活性であ るとき第1の駆動能力よりも小さい第2の駆動能力で動 作するグロッグバッファを設けたため、クロッグバッフ ァによる消費電流が低減される。

【907.6】また、クロックバッファは、クロックイネーブル信号が活性であるとき停止する第1のインバータと、第1のインバータよりも小さい駆動能力を有し、セルフリフレッシュイネーブル信号が非活性であるとき動作し、セルフリフレッシュイネーブル信号が非活性であるとき停止する第2のインバータとを含むため、クロックイネーブル信号が非活性であるとき、第1のインバータでの資表電流分だけクロックバッファによる質素電流が

### 低退される。

【ロロブブ】また、第1のインパータば、第1のP手や ネルMOSトランジスタと、第1のNチャネルMOSト ランジスタと、第1および第2のスペッチトランジスタ とを含み、第2のインバー女は、第1のPチャネルMO. Sナランジスタよりも小さいサイスを有する第2のP.チェ ヤネルMOSトランジスタと、第1のNチャネルMOS トランジスタよりも小さいサイスを有する第2のNチャ ネルMOSトランジスタと、第9および第4のスイッチ・ トランジスタとを含むため、クロックイネーブル信号が 非活性でありかつセルフリフレッシュイネーブル信号が、 非活性であるとき。第1のPチャネルMO:Sトランジス タおよび第三のNチャネルMOS下ラシジスタでの選曲。 電流分だけクロックバッファによる消費電流が低退され、 る。また、クロックバッファは、第十台よび第2のドチ ヤネルMOSトランジスタと、第1および第2のNチャ ネルMOSトランシスタと、第2のNチャネルMOSト ランジスタよりも小さいサイスを育する第3のロチャネ ルMO Sトランジスタとに第1 および第2のスイッチト ランジスタとを含むため、"クロックイネーブル信号が非 活性でありかつセルフリフレッシュイネーブル信号が非 活性であるとき、第2のNチャネルMOSトランジスタ での消費電流分だけクロックパッファによる消費電流が 低調される。

## 【図面の簡単な説明】

【図1】 この発明の実施の形態 1によるシンタロナス DRAMの構成の一部を示すプロック図である。

【図2】 図1に示されたシンクロナスDRAMの通常 モードでの動作を説明するためのタイミングチャートで ある: (図3) 図1に示されたシンクロナスDRAMのパワーダウンモートでの動作を説明するだめのタイミングチャートである。

【図4】 、図 町に示されたシンク ロナス D R A Mの セル フリフ レッシュモードでの動作を説明するためのタイミ ングチャートである。

【図5】 この発明の実施の形態 2によるグロックバッファの構成を示すプロック図である。

【図6】 図5 二元されたクロックバッファの動作を説明するためのタイミングチャートである。


【図7】、従来のシングロナスOR AMの構成の一部を 示すプロック図である。


【図9】 図ァに示されたシンクロナスDRAMのパワーダウンモードでの動作を説明するためのタイミングチャートである。


【図9】 図2.に示されたシンクロブスD.R.A.Mのセル フリフレッシュモニドでの動作を説明するためのタイミ ングデャートである。


### [符号の説明]


10 セルフリフレッシュモード候出回路、12 アドレスパッファ、30,31,8WP1,8WP2,LPT,SPT PチャネルMOSドランジスタ、32,5WN1-SWN4,LNT,SNT,LNT1,SNT























フロントペニジの競響

(72) 発明者 福田 達哉

東京都千代田区丸の内二丁目2番3号。 三 菱電機株式会社内 F 2 - 人(奇考) 58024 AAD1 BA29 CA07 DA18